L'imballaggio di semiconduttori hè evolutu da i disinni tradiziunali di PCB 1D à l'incollaggio ibridu 3D d'avanguardia à u livellu di u wafer. Questu avanzamentu permette una spaziatura d'interconnessione in a gamma di micron à una cifra, cù larghezze di banda finu à 1000 GB/s, mantenendu una alta efficienza energetica. À u core di e tecnulugie avanzate d'imballaggio di semiconduttori ci sò l'imballaggio 2.5D (induve i cumpunenti sò posti fiancu à fiancu nantu à un stratu intermediu) è l'imballaggio 3D (chì implica l'impilamentu verticale di chip attivi). Queste tecnulugie sò cruciali per u futuru di i sistemi HPC.
A tecnulugia di imballaggio 2.5D implica diversi materiali di strati intermedi, ognunu cù i so vantaghji è svantaghji. I strati intermedi di siliciu (Si), cumpresi i wafer di siliciu cumpletamente passivi è i ponti di siliciu lucalizati, sò cunnisciuti per furnisce e migliori capacità di cablaggio, rendenduli ideali per l'informatica ad alte prestazioni. Tuttavia, sò costosi in termini di materiali è di fabricazione è affrontanu limitazioni in l'area di imballaggio. Per mitigà questi prublemi, l'usu di ponti di siliciu lucalizati hè in crescita, impiegandu strategicamente u siliciu induve a funzionalità fine hè critica mentre si affrontanu i vincoli di area.
I strati intermedi organici, chì utilizanu plastiche stampate in fan-out, sò un'alternativa più economica à u siliciu. Anu una costante dielettrica più bassa, chì riduce u ritardu RC in u pacchettu. Malgradu questi vantaghji, i strati intermedi organici anu difficultà à ottene u listessu livellu di riduzione di e caratteristiche d'interconnessione cum'è l'imballaggi à basa di siliciu, limitendu a so adozione in applicazioni di calculu d'alte prestazioni.
I strati intermedi di vetru anu suscitatu un interessu significativu, in particulare dopu à u recente lanciu di Intel di imballaggi di veiculi di prova à basa di vetru. U vetru offre parechji vantaghji, cum'è u cuefficiente di dilatazione termica regulabile (CTE), l'alta stabilità dimensionale, superfici lisce è piane, è a capacità di supportà a fabricazione di pannelli, ciò chì ne face un candidatu promettente per i strati intermedi cù capacità di cablaggio paragunabili à u siliciu. Tuttavia, à parte e sfide tecniche, u principale svantaghju di i strati intermedi di vetru hè l'ecosistema immaturu è l'attuale mancanza di capacità di pruduzzione à grande scala. À misura chì l'ecosistema matura è e capacità di pruduzzione migliuranu, e tecnulugie à basa di vetru in l'imballaggi di semiconduttori puderanu vede un'ulteriore crescita è adozione.
In termini di tecnulugia di imballaggio 3D, l'incollaggio ibridu Cu-Cu senza bump hè diventatu una tecnulugia innovativa di punta. Sta tecnica avanzata permette di ottene interconnessioni permanenti cumbinendu materiali dielettrici (cum'è SiO2) cù metalli incrustati (Cu). L'incollaggio ibridu Cu-Cu pò ottene spaziature inferiori à 10 micron, tipicamente in a gamma di micron à una sola cifra, ciò chì rapprisenta un miglioramentu significativu rispetto à a tecnulugia tradiziunale di micro-bump, chì hà spaziature di bump di circa 40-50 micron. I vantaghji di l'incollaggio ibridu includenu un aumentu di I/O, una larghezza di banda migliorata, un miglioramentu di l'impilamentu verticale 3D, una migliore efficienza energetica è effetti parassiti è resistenza termica ridotti per via di l'assenza di riempimentu inferiore. Tuttavia, sta tecnulugia hè cumplessa da fabricà è hà costi più elevati.
E tecnulugie d'imballaggio 2.5D è 3D abbraccianu diverse tecniche d'imballaggio. In l'imballaggio 2.5D, secondu a scelta di i materiali di u stratu intermediu, si pò classificà in strati intermedi à basa di silicone, à basa organica è à basa di vetru, cum'è mostratu in a figura sopra. In l'imballaggio 3D, u sviluppu di a tecnulugia di micro-bump hà per scopu di riduce e dimensioni di spaziatura, ma oghje, aduttendu a tecnulugia di legame ibridu (un metudu di cunnessione diretta Cu-Cu), si ponu ottene dimensioni di spaziatura à una sola cifra, ciò chì marca un prugressu significativu in u campu.
Tendenze tecnologiche chjave da tene à mente:
1. **Zone di Strati Intermedi più Grandi:** IDTechEx avia previstu prima chì, per via di a difficultà di i strati intermedi di silicone chì superanu un limite di dimensione di reticulu 3x, e soluzioni di ponte di silicone 2.5D rimpiazzeranu prestu i strati intermedi di silicone cum'è a scelta primaria per l'imballaggio di chip HPC. TSMC hè un fornitore principale di strati intermedi di silicone 2.5D per NVIDIA è altri sviluppatori HPC principali cum'è Google è Amazon, è a cumpagnia hà annunziatu recentemente a pruduzzione di massa di u so CoWoS_L di prima generazione cù una dimensione di reticulu 3.5x. IDTechEx aspetta chì sta tendenza cuntinui, cù ulteriori avanzamenti discussi in u so rapportu chì copre i principali attori.
2. **Imballaggio à livellu di pannellu:** L'imballaggio à livellu di pannellu hè diventatu un puntu focale significativu, cum'è hè statu messu in risaltu à a Mostra Internaziunale di Semiconduttori di Taiwan 2024. Stu metudu d'imballaggio permette l'usu di strati intermedi più grandi è aiuta à riduce i costi producendu più imballaggi simultaneamente. Malgradu u so putenziale, e sfide cum'è a gestione di a deformazione devenu ancu esse affrontate. A so crescente impurtanza riflette a crescente dumanda di strati intermedi più grandi è più rentabili.
3. **Strati intermedi di vetru:** U vetru emerge cum'è un forte materiale candidatu per ottene un cablaggio fine, paragunabile à u siliciu, cù vantaghji supplementari cum'è CTE regulabile è una maggiore affidabilità. I strati intermedi di vetru sò ancu cumpatibili cù l'imballaggi à livellu di pannellu, offrendu u putenziale per un cablaggio ad alta densità à costi più gestibili, ciò chì ne face una suluzione promettente per e future tecnulugie di imballaggio.
4. **Ligame ibridu HBM:** U ligame ibridu 3D rame-rame (Cu-Cu) hè una tecnulugia chjave per ottene interconnessioni verticali à passu ultra fine trà i chip. Sta tecnulugia hè stata aduprata in diversi prudutti di servitori di fascia alta, cumpresi AMD EPYC per SRAM è CPU impilati, è ancu a serie MI300 per impilà blocchi CPU/GPU nantu à die I/O. Si prevede chì u ligame ibridu ghjucherà un rolu cruciale in i futuri avanzamenti HBM, in particulare per e pile DRAM chì superanu i strati 16-Hi o 20-Hi.
5. **Dispositivi ottici co-imballati (CPO):** Cù a crescente dumanda di un rendimentu di dati più elevatu è di una maggiore efficienza energetica, a tecnulugia di interconnessione ottica hà guadagnatu una attenzione considerable. I dispositivi ottici co-imballati (CPO) stanu diventendu una suluzione chjave per migliurà a larghezza di banda I/O è riduce u cunsumu energeticu. Rispetto à a trasmissione elettrica tradiziunale, a cumunicazione ottica offre parechji vantaghji, cumprese una minore attenuazione di u signale nantu à lunghe distanze, una sensibilità di diafonia ridotta è una larghezza di banda significativamente aumentata. Quessi vantaghji rendenu u CPO una scelta ideale per i sistemi HPC à alta intensità di dati è à risparmiu energeticu.
Mercati chjave da tene à mente:
U mercatu primariu chì spinge u sviluppu di e tecnulugie di imballaggio 2.5D è 3D hè senza dubbitu u settore di l'informatica à alte prestazioni (HPC). Quessi metudi di imballaggio avanzati sò cruciali per superà i limiti di a Legge di Moore, permettendu più transistor, memoria è interconnessioni in un unicu imballaggio. A decomposizione di i chip permette ancu un usu ottimale di i nodi di prucessu trà diversi blocchi funziunali, cum'è a separazione di i blocchi I/O da i blocchi di trasfurmazione, aumentendu ulteriormente l'efficienza.
In più di l'informatica à alte prestazioni (HPC), si prevede ancu chì altri mercati crescenu per via di l'adozione di tecnulugie avanzate di imballaggio. In i settori 5G è 6G, innovazioni cum'è antenne di imballaggio è soluzioni di chip d'avanguardia daranu forma à u futuru di l'architetture di rete d'accessu wireless (RAN). I veiculi autonomi ne beneficeranu ancu, postu chì queste tecnulugie supportanu l'integrazione di suite di sensori è unità di calculu per processà grandi quantità di dati, garantendu al contempo sicurezza, affidabilità, compattezza, gestione di l'energia è di u calore, è efficacia in termini di costi.
L'elettronica di cunsumu (cumpresi i smartphones, i smartwatch, i dispositivi AR/VR, i PC è e stazioni di travagliu) sò sempre più focalizati nantu à u trattamentu di più dati in spazii più chjuchi, malgradu una maggiore enfasi nantu à u costu. L'imballaggio avanzatu di semiconduttori ghjucherà un rolu chjave in questa tendenza, ancu s'è i metudi d'imballaggio ponu esse diffirenti da quelli utilizati in HPC.
Data di publicazione: 7 ottobre 2024