L'imballaggi semiconductor hà evolutu da i disegni di u PCB tradiziunale 1d à u bordu di u bordu di u bordu 3d à u livellu di wafer. Stu avanzamentu permette chì interconnect spacing in l'intervallu di micru di bandwidths finu à 1000 Gb / s, Mentre mantene l'efficienza di alta energia. À u core di l'abbattimenti d'imballaggi avanzati (induve i cumpunenti sò pusati in fiancu nantu à una capa intermediaria) è una impostazione di paticella di età (chì implica Queste tecnologi sò cruciali per l'avvene di i sistemi HPC.
2.5D A tecnulugia di imballaggiing implica diversi materiali di capatroghji intermedia, ognunu è svantaghji i nostri avivi. I ponti in silicon (SI) intermediarii, cumpresi tappeti completamente passiva è localizzati di silicone, sò cunnisciuti di silicone silicon, sò cunnisciuti per furnisce e capabilità più fine di l'attrezzamentu per l'alta spettaculu per l'cumpetizione di alta performativa. Tuttavia, sò costosi in termini di materiali è di fabricazione è limitazioni in l'area di imballaggio. Per mitigà sti prublemi, l'usu di i ponti localizzati localizzati a crescenu di silicone localizzati, impiegati strategicu in u siliciziu
I strati intermediari organici, utilizendu fan-out plastica molded, sò una alternativa più efficace à u silicon. Hanu una custante di dieectriche più bassa, chì reduce RC ritardu in u pacchettu. Malgradu quessi vantaghji, e lineari intermedii intermediianu à ottene u listessu livellu di riduzione di funzione di l'interconcunetta cum'è imballamenti basati in silicon, limitassi di u so adopzione in appidizioni di calzature elevatore.
I strati intermediani di vetru anu vincinu l'interessu significativu, in particulare seguitu a liceu recente di l'Intel di u Package di Vignetta basata in vetru. Vetru offre parechji vantaghjoli, cum'è a cita di l'termali libreria di stazione termale, è a capacità di sustinerle di e capi intermedianu cù e capi intermediarie cù a stanza di cede Eppuru, a parte di e sfide tecniche, u disebriu principale di a capa intermediaria di vetri è a mancanza attuale di a pruduzzione à grande scala. Cumu l'esistezza è e capacità di produzzione di pruduzzione migliurà, tecnulugie basati in vetru in imballaggi semiconductor ponu vede più crescita è adopzione.
In termini di tecnulugia di imballaggio di 3D, cur-cu bump-menubride boneia hybride hè diventata tecnulugia innovativa. Questa tecnica avanzata ottene interconneczioni permanenti per cumminà materiali dieectriche (cum'è sio2) cù metalli incrustati (cu). U Bonding Hybrid cu-cu riceve spazii sottu 10 microni, tipicamenti in u micru Micronia, chì ripresenta una melocità significativa nantu à a tecnulugia di micro-bump I vantaghji di i leggeri ibridenti includenu aumentatu i / o, banda mejurdata, migliatu una agruzione verticale, è efficienza parassiche rifotte è a assenza di fondu. Tuttavia, sta tecnulugia hè cumplessa per fabricà è hà i costi più altu.
2,5D è tecnulugia di imballaggio 3D accumpagna diverse tecniche di imballaggio. In u pacchettu 2.5d, sicondu a scelta di i materiali di capti intermediaari, pò esse cagliatu in base locicon-basati in moduso intossacio, è vetro-trifesi, cume vistu in a figura sopra. In masturba 3D, u sviluppu di a tecnulugia di i micrist-bump, ma oghje, adquettate metudu ligame (un metudu connessione per cunnessione cucino), dimensione di cunnessione, marca
** tendenzi tecnologichi chjave per fighjà: **
1. ** Zoni di strati intermediari più grande: ** Idtechex previamente previstu chì a so difficultà di e capimachja di silicon, 2.5d silicon ponte silenziari à a scelta primaria per l'imballaggio di l'imballa HPC. TSMC hè un fornitore maiò di u fornitore di 2,5D Silicon è altri sviluppatori HPC di guidanu cum'è Google è Amazon, è a cumpagnia recentemente hà pigliatu a so pruduzzione di a so prima generazione. Idtechex aspetta sta tendenza per continuà, cù più avanzati discussati in u so rapportu chì copre i ghjucadori impurtanti.
2. ** Packaging livellu di Panel: ** Pacchettu di Panel hè diventatu un focus significativu, se mostra evidenziata à a mostra semiconductor internaziunale di u 2024 Taiwan International. Stu metudu d'imballaggi permette l'usu di e strati intermediari più grande è aiuta à riduce i costi pruducendu più pacchetti simultaneamente. Malgradu u so putenziale, sfide cum'è a gestione di a guerra ancu deve esse indirizzata. A so crescita auminenza riflette a dumanda crescente per e strati più grande, più costuali.
3. ** Vetru di l'intermediazione di vetru: ** u vetru di u candidatu forte per a realtà cablaggione, cumparabile à a silicon, cù i vantaghji addiziunali è aprilizable. I strati intermediani di vetri cun imballamentu pane-pannello, offre u potenziale per a collantone d'alta più gestibile
4. ** Bonding Hibm Hibm: ** 3D Copper (Cu-CU) Hybrid Bonding hè una tecnulugia chjave per ottene ultra intercontection verticali verticali trà i chips. Sta tecnulugia hè stata aduprata in parechji prudutti di servitori High-end per srak stacked è cpus mutu, e mi300 per stacking blocks in I / o mori. L'hibrid Bonding hè prevista per ghjucà un rolu cruciale in futuri avanzamenti di HbM, in particulare per e pila di dramma chì supera a strata di 16-Hi o 20-Hi.
5. ** I dispusitivi ottichi (CPO (** cù a dumanda crescente per l'efficiente di e cose più alti è l'efficienza di l'interconnetta ottica hà guadagnatu l'attenzione considerable. I dispositi ottichi di u co-imballati (CPO) sò diventendu una suluzione chjave per migliurà i / o di larghezza è riduce u cunsumu energeticu. Comparatu à a trasmicazione elettrica tradiziunale offre un attenzione elettrica, cumprese l'attaccamentu di u signu più bassu annantu à distanze à longu, sensibustiva crosstalk ridotta, è a più aumaramente a larghezza Questi vantaghji facenu CPO una scelta ideale per sistemi intensivi di dati intensivi, enerziali.
** I mercati chjave per fighjà: **
U mercatu primariu di guida u sviluppu di 2,5D è a 3D tecnulugia di imballaggio hè senza discutamente l'albergamente l'altucativu di calcare (Settore HPC). Queste metudi di imballaggi avvvannati sò cruciali per superà e limitazioni di a lege di Moore, chì permette di più Transistori, Memoria, è Interconcunetti trà un pacchettu. A dispusizione di patatine permettenu ancu l'utilizazione ottima di i nodi di u prucessu trà sfarenti blocchi funziunali, cum'è separendu i / o blocchi di trasfurmazione.
In più di l'informatica di alta performance (HPC), altri mercati sò ancu previsti di ottene a crescita à traversu l'adopzione di e tecnulugie di imballaggi avanzati. In i settori 5G è 6g, innovazioni cume l'antene è e soluzioni di chip di cuting realizà u figura di l'architettura di accessu à Wireless. I veiculi autonomu anu ancu unitu sustene l'integrazione di u sensori di u sensoru è e unità di assicurità, a affidazione, è di e effetti di costumia, è e efficelli.
L'elettronica di u cunsumadore (SMARTPUNI, SMARCES, AR / VR) PC U rolu di semiconductor avanzatu ghjucarà un rolu chjave in questa tendenza, ancu chì i metudi di imballaggio ponu differisce da quelli chì sò usati in HPC.
Tempu post: Ott-07-2024